图（a）所示电路中，时钟脉冲、复位信号及数模信号如图（b）所示，经分析可知，在第一个和第二个时钟脉冲的下降沿过后，输出Q先后等于（　　）。<br/> <img border="0" alt="" src="https://tuku.weimei168.com/uploads/upimg/20251103/23819690_0.png"><br/> 图（a）<br/> <img border="0" alt="" src="https://tuku.weimei168.com/uploads/upimg/20251103/23819690_0_1.png"><br/> 图（b）附：触发器的逻辑状态表为：<br/> <img border="0" alt="" src="https://tuku.weimei168.com/uploads/upimg/20251103/23819690_0_2.png">